



УКРАЇНА

(19) **UA** (11) **79587** (13) **U**
(51) МПК
G06F 7/04 (2006.01)

ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

(21) Номер заявки: **u 2012 12654**
(22) Дата подання заявки: **05.11.2012**
(24) Дата, з якої є чинними права на корисну модель: **25.04.2013**
(46) Публікація відомостей про видачу патенту: **25.04.2013, Бюл.№ 8**

(72) Винахідник(и):
**Краснобаєв Віктор Анатолійович (UA),
Мавріна Марина Олексіївна (UA),
Кошман Сергій Олександрович (UA),
Тиртишніков Олексій Іванович (UA),
Уткін Юрій Вікторович (UA)**


(73) Власник(и):
**Краснобаєв Віктор Анатолійович,
вул. Коцарська, 9, к. 201, м. Харків-12,
61012 (UA),
Мавріна Марина Олексіївна,
пров. Кустарний, 6, к. 35, м. Полтава, 36008
(UA),
Кошман Сергій Олександрович,
вул. Коцарська, 9, к. 209, м. Харків-12,
61012 (UA),
Тиртишніков Олексій Іванович,
пр. Миру, 36, кв. 51, м. Полтава, 36004 (UA),
Уткін Юрій Вікторович,
вул. Героїв Сталінграда, 17/24, корп. 1, кв.
4, м. Полтава, 36040 (UA)**

(54) ПРИСТРІЙ ДЛЯ ПОРІВНЯННЯ ДАНИХ, ЩО ПРЕДСТАВЛЕНІ У НЕПОЗИЦІЙНІЙ СИСТЕМІ ЧИСЛЕННЯ КЛАСУ ЛИШКІВ

(57) Реферат:

Пристрій для порівняння даних, що представлені у непозиційній системі числення класу лишків, містить перший і другий вхідні реєстри, перший і другий блоки констант нулевізації, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, перший і другий елементи І, перший і другий елементи АБО, перший елемент заборони, введені суматор за модулем два, другий та третій елементи заборони, третій елемент І.

UA 79587 U



Корисна модель належить до галузі автоматики та обчислювальної техніки і може бути застосована в інформаційно-телекомунікаційних та обчислювальних системах і мережах, що функціонують у непозиційній системі числення класу лишків (КЛ), а також при реалізації криптографічних перетворень у полях Галуа.

5 Відомий пристрій (аналог) для порівняння чисел, що містить перший і другий вхідні регістри, перший і другий блоки констант, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, елементи I, АБО, групу ключових елементів та ін. (а. с. СССР № 618739, кл. G 06 F 7/04, 1976 р.).

Недолік даного аналога - низька достовірність результату порівняння.

10 Також відомий пристрій (аналог) (а. с. СССР № 608155, кл. G 06 F 7/04, 1976 р.), що містить перший і другий вхідні регістри, перший і другий блоки констант, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, елементи I, АБО та ін.

Недолік даного аналога - низька достовірність результату порівняння.

15 Близьким за технічною суттю до запропонованої корисної моделі (аналогом) є пристрій (а. с. СССР № 1037244, опубл. БВ № 31, 1983 р., G 06 F 7/04), де реалізується операція порівняння двох чисел у КЛ. Пристрій для порівняння чисел у класі лишків містить перший і другий вхідні регістри, перший і другий блоки констант нулевізації (БКН), перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду (СПОК), причому, перший і другий входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, виходи яких підключено до перших входів відповідно першого та другого суматорів, до других входів яких підключено виходи відповідно першого та другого блоків констант нулевізації, виходи першого та другого суматорів підключено до перших входів відповідно суматорів першої та другої груп, до других входів яких підключені шини подачі констант, виходи суматорів першої та другої груп підключено до перших і других входів СПОК.

25 Недолік даного аналога - низька достовірність результату порівняння.

Близьким за технічною суттю до запропонованої корисної моделі (аналогом) є пристрій для арифметичного порівняння чисел у КЛ (патент України на корисну модель № 64973, МПК G 06 F 7/04 (2006. 01), дата публікації 25.11.2011, Бюл. № 22). Пристрій містить перший і другий вхідні регістри, перший і другий блоки констант нулевізації, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, перший і другий елементи I, перший та другий елементи АБО, при цьому, перший і другий входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, виходи яких підключено до перших входів відповідно першого та другого суматорів, до других входів яких підключено виходи відповідно першого та другого блоків констант нулевізації, виходи першого та другого суматорів підключено до перших входів відповідно суматорів першої та другої груп, до других входів суматорів першої та другої груп підключені відповідні шини подачі констант виду $(0, m_n, 2 \cdot m_n, \dots, (N-1) \cdot m_n; 0, m_n, 2 \cdot m_n, \dots, (N-1) \cdot m_n$ модулі КЛ; $0, m_n, 2 \cdot m_n, \dots, (N-1) \cdot m_n$ - кількість модулів КЛ; $m_i < m_{i+1}$), а виходи суматорів першої та другої груп підключено відповідно до перших і других груп входів схеми порівняння однорядкового коду перший ($n_A = n_B$) вихід схеми порівняння однорядкового коду підключено до перших входів першого та другого елементів I, другий ($n_A > n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу першого елемента АБО, третій ($n_A < n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу другого елемента АБО. Недолік даного аналога - низька достовірність результату порівняння. Найбільш близьким за технічною суттю до запропонованої корисної моделі (прототипом) є пристрій для порівняння даних, що представлені у КЛ (патент України на корисну модель № 73379 України, МПК (2006.01) G 06F 7/04. Опубл. 25.09.2012, Бюл. № 18).

50 Пристрій містить перший і другий вхідні регістри, перший і другий блоки констант нулевізації, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, перший і другий елементи I, перший, другий та третій елемент АБО, елемент заборони, при цьому перший і другий входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, виходи яких підключено до перших входів відповідно першого та другого суматорів, до других входів яких підключено виходи відповідно першого та другого блоків констант нулевізації, виходи першого та другого суматорів підключено до перших входів відповідно суматорів першої та другої груп, до других входів суматорів першої та другої груп

підключені відповідні шини подачі констант виду $0, m_1, 2 \cdot m_1, \dots, (N-1) \cdot m_1$ ($N = \prod_{i=2}^n m_i$; де m_i - модулі КЛ; n - кількість модулів КЛ; $m_i < m_{i+1}$), а виходи суматорів першої та другої груп

підключено відповідно до перших і других груп входів схеми порівняння однорядкового коду перший ($n_A = n_B$) вихід схеми порівняння однорядкового коду підключено до перших входів першого та другого елементів I, другий ($n_A > n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу першого елемента АБО, третій ($n_A < n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу другого елемента АБО, вихід підрегистра лишку a_1 за найменшим модулем КЛ m_1 першого регістра підключено до входу першого блока констант нулевізації, до другого входу першого елемента I та до першого входу третього елемента АБО, а вихід підрегистра лишку b_1 за найменшим модулем КЛ m_1 другого регістра підключено до входу другого блока констант нулевізації, до другого входу другого елемента I та до другого входу третього елемента АБО, перший ($n_A = n_B$) вихід схеми порівняння однорядкового коду підключено до першого (інформаційного) входу елемента заборони, до другого (забороненого) входу якого підключено вихід третього елемента АБО, вихід елемента заборони є першим ($A = B$) виходом пристрою, а виходи першого та другого елементів АБО є відповідно другим ($A > B$) і третім ($A < B$) виходами пристрою.

Недолік прототипу - низька достовірність результату порівняння. Даний недолік полягає у тому, що корисна модель не в усіх випадках достовірно визначає результат операції порівняння двох чисел A і B у КЛ. Так, у випадку, коли $n_A = n_B$ і $a_1 = b_1 = 1$, пристрій-прототип не вірно визначає результат операції. Цей недолік обумовлено тим, що загальний алгоритм порівняння двох чисел не ураховує всі можливі варіанти реалізації операції порівняння двох чисел у КЛ.

Технічною задачею запропонованої корисної моделі є забезпечення достовірності результату порівняння двох чисел A і B у КЛ.

Поставлена задача вирішується наступним чином. У пристрій для порівняння даних, що представлені у непозиційній системі числення класу лишків, який містить перший і другий вхідні регістри, перший і другий блоки констант нулевізації, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, перший і другий елементи I, перший і другий елементи АБО, перший елемент заборони, при цьому перший і другий входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, виходи яких підключено до перших входів відповідно першого та другого суматорів, до других входів яких підключено виходи відповідно першого та другого блоків констант нулевізації, виходи першого та другого суматорів підключено до перших входів відповідно суматорів першої та другої груп, до других входів суматорів першої та другої груп підключені відповідні шини подачі констант виду $0, m_1, 2 \cdot m_1, \dots, (N-1) \cdot m_1$ ($N = \prod_{i=2}^n m_i$; де m_1 - модулі КЛ; n - кількість модулів КЛ; $m_i < m_{i+1}$), а виходи суматорів першої та другої груп підключено відповідно до перших і других груп входів схеми порівняння однорядкового коду, перший ($n_A = n_B$) вихід схеми порівняння однорядкового коду підключено до перших входів першого та другого елементів I та до першого (інформаційного) входу першого елемента заборони, вихід якого є першим ($A = B$) виходом пристрою, другий ($n_A > n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу першого елемента АБО, третій ($n_A < n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу другого елемента АБО, вихід підрегистра лишку a_1 за найменшим модулем m_1 КЛ першого регістра одночасно підключено до входу першого блока констант нулевізації та до другого входу першого елемента I, а вихід підрегистра лишку b_1 за найменшим модулем m_1 КЛ другого регістра одночасно підключено до входу другого блока констант нулевізації та до другого входу другого елемента I, а виходи першого та другого елементів I підключено до других входів відповідно першого та другого елементів АБО, додатково введено суматор за модулем два, другий та третій елементи заборони, третій елемент I, при цьому вихід підрегистра лишку a_1 за найменшим модулем m_1 КЛ першого регістра підключено до першого входу третього елемента I та до першого входу суматора за модулем два, вихід якого підключено до другого (забороненого) входу першого елемента заборони, а вихід підрегистра лишку b_1 за найменшим модулем m_1 КЛ другого регістра підключено до другого входу третього елемента I та до другого входу суматора за модулем два, виходи першого та другого елементів АБО підключено до перших (інформаційних) входів відповідно другого та третього елементів заборони, вихід третього елемента I підключено до других (заборонених) входів відповідно другого та третього елементів заборони, виходи яких є відповідно другим ($A > B$) і третім ($A < B$) виходами пристрою.

В цьому випадку введення вказаних ознак дозволяє вирішити задачу запропонованої корисної моделі. Тобто, забезпечити достовірність результату порівняння двох чисел А і В у КЛ. При цьому в даній корисній моделі реалізується наступний алгоритм порівняння двох чисел у КЛ

$$5 \quad \begin{cases} A = B, \text{ якщо } \{(n_A = n_B) \wedge [(a_1 + b_1) = 0(\text{mod } 2)]\}; \\ A > B, \text{ якщо } \{(n_A > n_B) \vee \{(n_A = n_B) \wedge [(a_1 = 1) \wedge (b_1 = 0)]\}\}; \\ A < B, \text{ якщо } \{(n_A < n_B) \vee \{(n_A = n_B) \wedge [(b_1 = 1) \wedge (a_1 = 0)]\}\}. \end{cases}$$

10 На кресленні представлена блок-схема корисної моделі. В таблиці 1 представлена таблиця кодових слів КЛ. В таблиці 2 представлено вміст БКН 5 і 6 (фіг. 1). В таблиці 3 представлено набори констант у КЛ за основами $m_1 = 2, m_2 = 3$ і $m_3 = 5$. В таблиці 4 представлений вид однорядкового коду для $m_1 = 2$. В таблиці 5 дано алгоритм формування результату порівняння двох чисел А і В у КЛ для випадку, коли $n_A = n_B$. В таблиці 6 дано алгоритм функціонування суматора 18 за модулем два.

Таблиця 1

Таблиця кодових слів КЛ

A (B) у ПСЧ	A (B) у КЛ			A (B) у ПСЧ	A (B) у КЛ		
	$m_1 = 2$	$m_2 = 3$	$m_3 = 5$		$m_1 = 2$	$m_2 = 3$	$m_3 = 5$
0	0	00	000	15	1	00	000
1	1	01	001	16	0	01	001
2	0	10	010	17	1	10	010
3	1	00	011	18	0	00	011
4	0	01	100	19	1	01	100
5	1	10	000	20	0	10	000
6	0	00	001	21	1	00	001
7	1	01	010	22	0	01	010
8	0	10	011	23	1	10	011
9	1	00	100	24	0	00	100
10	0	01	000	25	1	01	000
11	1	10	001	26	0	10	001
12	0	00	010	27	1	00	010
13	1	01	011	28	0	01	011
14	0	10	100	29	1	10	100

Таблиця 2

Константи нулевізації

$a_1(b_1)$	Константи $КН^{(A)}$ $КН^{(B)}$ у КЛ		
	$m_1 = 2$	$m_2 = 3$	$m_3 = 5$
0	0	00	000
1	1	01	001

Таблиця 3

Константи груп суматорів

$\frac{j \cdot m_1}{(j=0,14)}$	Константи у КЛ		
	$m_1 = 2$	$m_2 = 3$	$m_3 = 5$
0	0	00	000
2	0	10	010
4	0	01	100
6	0	00	001
8	0	10	011
10	0	01	000
12	0	00	010
14	0	10	100
16	0	01	001
18	0	00	011
20	0	10	000
22	0	01	010
24	0	00	100
26	0	10	001
28	0	01	011

Таблиця 4

Значення однорядкового коду для $m_1 = 2$

$\frac{n_A(n_B)}{0,14}$	$K_{15}^{(n_A)}(K_{15}^{(n_B)})$	$\frac{j \cdot 2}{(j=0,14)}$	Константи у КЛ		
			$m_1 = 2$	$m_2 = 3$	$m_3 = 5$
0	{111111111111110}	0	0	00	000
1	{111111111111101}	2	0	10	010
2	{111111111111011}	4	0	01	100
3	{111111111110111}	6	0	00	001
4	{111111111101111}	8	0	10	011
5	{111111111011111}	10	0	01	000
6	{111111110111111}	12	0	00	010
7	{111111101111111}	14	0	10	100
8	{111111011111111}	16	0	01	001
9	{111110111111111}	18	0	00	011
10	{111101111111111}	20	0	10	000
11	{111011111111111}	22	0	01	010
12	{110111111111111}	24	0	00	100
13	{101111111111111}	26	0	10	001
14	{011111111111111}	28	0	01	011

Таблиця 5

Алгоритм формування результату порівняння двох чисел А і В у КЛ для $n_A = n_B$

Перший ($n_A = n_B$) вихід СПОК 12		Послідовність елементів, що проходить сигнал від першого ($n_A = n_B$) виходу СПОК 12 до виходів пристрою	Виходи пристрою
a_1	b_1		
0	0	12-15-16	Перший ($A = B$) 16
0	1	12-14-18-20-22	Третій ($A < B$) 22
1	0	12-13-17-19-21	Другий ($A > B$) 21
1	1	12-15-16	Перший ($A = B$) 16

Таблиця 6

Алгоритм функціонування суматора 24 за модулем два

Входи суматора 24 за модулем два		Вихід суматора 24 за модулем два
a_1	b_1	
0	0	0
0	1	1
1	0	1
1	1	0

5 На кресленні представлена блок-схема корисної моделі, де 1, 2 - перший та другий інформаційні входи пристрою; 3,4 - перший та другий вхідні регістри, які складаються з n підрегістрів для зберігання лишків у двійковому коді відповідно першого $A = (a_1, a_2, \dots, a_n)$ та другого $B = (b_1, b_2, \dots, b_n)$ чисел, що порівнюються, за відповідними модулями $\{m_i\}_{i=1, \dots, n}$ КЛ; 5, 6 - перший і другий суматори, що реалізують відповідно операції $A_{m_1} = A - a_1 = (a_1, a_2, \dots, a_n) - (a_1, a'_2, \dots, a'_n) = (0, a_2^{(1)}, \dots, a_n^{(1)})$ та 10 $B_{m_1} = B - b_1 = (b_1, b_2, \dots, b_n) - (b_1, b'_2, \dots, b'_n) = (0, b_2^{(1)}, \dots, b_n^{(1)})$; 7, 8 - перший і другий блоки зберігання констант нулевізації (БКН); $9_0 \div 9_{N-1}, 10_0 \div 10_{N-1}$ - перша та друга групи суматорів, що реалізують операції відповідно $A_{m_1} - 0 = z_0, A_{m_1} - m_1 = z_1, \dots, A_{m_1} - (N-1) \cdot m_1 = z_{N-1}$, де $N = \prod_{i=2}^n m_i$ та $B_{m_1} - 0 = z'_0, B_{m_1} - m_1 = z'_1, \dots, B_{m_1} - (N-1) \cdot m_1 = z'_{N-1}$ (наприклад, для КЛ, що задано модулями $m_1 = 2, m_2 = 3, m_3 = 5, N = 3 \cdot 5 = 15$); 11 - шини подачі значень констант виду 15 $0, m_1, 2 \cdot m_1, \dots, (N-1) \cdot m_1$ представлених у КЛ; 12 - схема порівняння однорядкового коду виду $K_N^{(n_A)} = \{z_{N-1}, z_{N-2}, \dots, z_0\}$ та $K_N^{(n_B)} = \{z'_{N-1}, z'_{N-2}, \dots, z'_0\}$, де $n_A (n_B) = \overline{0, N-1}$ - номер позиції нуля в записі однорядкового коду (рахується справа наліво); 13, 14 - перший і другий елементи І; 15 - перший елемент заборони (ЕЗ); 16 - перший ($A = B$) вихід пристрою; 17, 18 - перший, другий елементи АБО; 19, 20 - другий та третій елементи заборони; 21, 22 - другий ($A > B$) і третій 20 ($A < B$) виходи пристрою; 23 - третій елемент І; 24 - суматор за модулем два.

Перший 1 і другий 2 входи пристрою підключено до входів відповідно першого 3 та другого 4 вхідних регістрів, виходи яких підключено до перших входів відповідно першого 5 та другого 6 суматорів, до других входів яких підключено виходи відповідно першого 7 та другого 8 блоків констант нулевізації. Виходи першого 5 та другого 6 суматорів підключено до перших входів 25 відповідно суматорів першої $9_0 \div 9_{N-1}$ та другої $10_0 \div 10_{N-1}$ груп, до других входів яких підключені відповідні шини 11 подачі констант виду $0, m_1, 2 \cdot m_1, \dots, (N-1) \cdot m_1$ ($N = \prod_{i=2}^n m_i$, де m_i - модулі КЛ; n - кількість модулів КЛ; $m_i < m_{i+1}$). Виходи суматорів першої 9 та другої 10 груп

підключені відповідно до перших і других груп входів схеми 12 порівняння однорядкового коду виду $K_N^{(n_A)} = \{z_{N-1}, z_{N-2}, \dots, z_0\}$ та $K_N^{(n_B)} = \{z'_{N-1}, z'_{N-2}, \dots, z'_0\}$. Перший ($n_A = n_B$) вихід схеми 12 порівняння однорядкового коду підключено до перших входів першого 13 та другого 14 елементів I, а також до першого (інформаційного) входу елемента 15 заборони, вихід 16 якого є першим ($A = B$) виходом пристрою. Другий ($n_A > n_B$) вихід схеми 12 порівняння однорядкового коду підключено до першого входу першого 17 елемента АБО, а третій ($n_A < n_B$) вихід схеми 12 порівняння однорядкового коду підключено до першого входу другого 18 елемента АБО. Виходи першого 13 та другого 14 елементів I підключено до других входів відповідно першого 17 та другого 18 елементів АБО, виходи яких підключено до перших (інформаційних) входів відповідно другого 19 та третього 20 елементів заборони, виходи яких є відповідно другим 21 ($A > B$) і третім 22 ($A < B$) виходами пристрою. Вихід підрегистра лишку a_1 за найменшим модулем КЛ m_1 першого 3 регістра підключено до входу першого 7 блока констант нулевізації, до другого входу першого 13 елемента I, до першого входу третього 23 елемента I і до першого входу суматора 24 за модулем два, а вихід підрегистра лишку b_1 за найменшим модулем КЛ m_1 другого 4 регістра підключено до входу другого 8 блока констант нулевізації, до другого входу другого 14 елемента I, до другого входу третього 23 елемента I і до другого входу суматора 24 за модулем два, вихід якого підключено до другого (забороненого) входу першого елемента 15 заборони.

Процес функціонування корисної моделі для порівняння двох чисел $A = (a_1, a_2, \dots, a_n)$ і $B = (b_1, b_2, \dots, b_n)$ зручно представити у наступному вигляді.

Через перший 1 та другий 2 входи пристрою перше $A = (a_1, a_2, \dots, a_n)$ та друге $B = (b_1, b_2, \dots, b_n)$ числа (числа A та B представлені в КЛ сукупністю лишків, що представлені у двійковому коді), що порівнюються, надходять відповідно до першого 3 та другого 4 вхідних регістрів. За значеннями a_1 і b_1 у відповідних БКН 7 і 8 вибираються значення $(a_1, a'_2, a'_3, \dots, a'_n)$ і $(b_1, b'_2, b'_3, \dots, b'_n)$. Суматори 5 та 6 здійснюють операції відповідно

$$A_{m_1} = (a_1, a_2, \dots, a_n) - (a_1, a'_2, \dots, a'_n) = (0, a_2^{(1)}, a_3^{(1)}, \dots, a_n^{(1)})$$

та $B_{m_1} = (b_1, b_2, \dots, b_n) - (b_1, b'_2, \dots, b'_n) = (0, b_2^{(1)}, \dots, b_n^{(1)})$. На перші входи суматорів першої $9_0 \div 9_{N-1}$ групи надходять значення A_{m_1} , а на перші входи суматорів другої $10_0 \div 10_{N-1}$ групи надходять значення B_{m_1} . На другі входи суматорів першої $9_0 \div 9_{N-1}$ та другої $10_0 \div 10_{N-1}$ груп по шинах

11 надходять значення констант виду $0, m_1, 2 \cdot m_1, 3 \cdot m_1, \dots, (N-2) \cdot m_1, (N-1) \cdot m_1$, де $N = \prod_{k=2}^n m_k$.

Вихідні сигнали суматорів першої $9_0 \div 9_{N-1}$ групи утворюють однорядковий код (ОК) виду $K_N^{(n_A)} = \{z_{N-1}, z_{N-2}, \dots, z_2, z_1, z_0\}$. При цьому $z_{n_A} = 0$, якщо $A_{m_1} - n_A \cdot m_1 = 0$ та $z_{n_A} = 1$, якщо $A_{m_1} - n_A \cdot m_1 \neq 0$. Вихідні сигнали суматорів другої $10_0 \div 10_{N-1}$ групи утворюють ОК виду

$K_N^{(n_B)} = \{z'_{N-1}, z'_{N-2}, \dots, z'_2, z'_1, z'_0\}$. При цьому $z_{n_B} = 0$, якщо $B_{m_1} - n_B \cdot m_1 = 0$ та $z_{n_B} = 1$, якщо $B_{m_1} - n_B \cdot m_1 \neq 0$. Таким чином вихідні сигнали суматорів першої $9_0 \div 9_{N-1}$ (другої $10_0 \div 10_{N-1}$) груп для КЛ, що задано модулями $m_1 = 2, m_2 = 3, m_3 = 5$, створюють ОК виду

$$K_N^{(n_A)} = \{z_{N-1}, z_{N-2}, \dots, z_0\} = K_{15}^{(n_A)} = \{111\dots 0\dots 111\} \quad (K_N^{(n_B)} = \{z'_{N-1}, z'_{N-2}, \dots, z'_0\} = K_{15}^{(n_B)} = \{111\dots 0\dots 111\}),$$

де $n_A (n_B) = \overline{0, N-1}$ - ознака позиції знаходження нуля в запису ОК, яка чисельно дорівнює номеру (рачується справа наліво) позиції нуля в ОК $K_{15}^{(n_A)}$ ($K_{15}^{(n_B)}$). Таким чином на перші та

другі групи входів схеми 12 порівняння ОК надходить значення відповідно ОК $K_{15}^{(n_A)}$ і $K_{15}^{(n_B)}$.

У випадку коли $n_A = n_B$, пристрій функціонує у відповідності з алгоритмом, що представлено таблицею 5. Сигнал першої ($n_A = n_B$) вихідної шини схеми 12 надходить до перших входів елементів I 13 і 14, а також надходить до першого (інформаційного) входу першого елемента 15 заборони. Елемент 15 заборони відкрито, якщо відсутній вихідний сигнал заборони суматора 24 за модулем два ($(a_1 + b_1) = 0 \pmod{2}$), тобто у випадку якщо $a_1 = b_1 = 0$,

або $a_1 = b_1 = 1$. В цьому випадку сигнал першої вихідної шини схеми 12 надходить до першого 16 виходу ($A=B$) пристрою. В останніх випадках ($a_1 = 1, b_1 = 0$ та $a_1 = 0, b_1 = 1$) перший елемент 15 заборони закрито, так як присутній вихідний сигнал суматора 24 за модулем два ($((a_1 + b_1) = 1(\bmod 2))$). Елементи 19 і 20 заборони відкриті у випадку, коли відсутній сигнал заборони третього 23 елемента I ($a_1 = b_1 = 0, a_1 = 1, b_1 = 0$ та $a_1 = 0, b_1 = 1$), і елементи 19 і 20 заборони закриті у випадку, коли присутній сигнал заборони третього 23 елемента I ($a_1 = b_1 = 1$). Якщо $a_1 = 1$ і $b_1 = 0$, тоді відкрито перший 13 елемент I, вихідний сигнал якого через перший 17 елемент АБО, через відкритий другий 19 елемент заборони надходить до другого 21 виходу ($A > B$) пристрою. Якщо $a_1 = 0$ і $b_1 = 1$, тоді відкрито другий 14 елемент I, вихідний сигнал якого через другий 18 елемент АБО, через відкритий третій 20 елемент заборони надходить до третього 22 виходу ($A < B$) пристрою.

У випадку коли $n_A > n_B$, сигнал другої ($n_A > n_B$) вихідної шини схеми 12 через перший 17 елемент АБО, через відкритий (відсутній вихідний сигнал заборони третього 23 елемента I) другий 19 елемент заборони надходить до другого 21 виходу ($A > B$) пристрою.

У випадку коли $n_A < n_B$, сигнал третьої ($n_A < n_B$) вихідної шини схеми 12 через другий 18 елемент АБО, через відкритий (відсутній вихідний сигнал заборони третього 23 елемента I) третій 20 елемент заборони надходить до третього 22 виходу ($A < B$) пристрою. Розглянемо конкретні числові приклади порівняння чисел у КЛ, що заданий модулями $m_1 = 2, m_2 = 3$ і $m_3 = 5$ (фіг. 1, таблиці 1-6).

Приклад 1. Нехай $A_{21} = (1, 00, 001)$ і $B_{24} = (0, 00, 100)$ (табл. 1). За значенням $a_1 = 1 (b_1 = 0)$ у БКН 7 (8) вибирається КН (табл. 2) виду $КН^{(A)} = (1, 01, 001) (КН^{(B)} = (0, 00, 000))$. Суматор 5 (6) реалізує операцію (табл. 1, 2)

$$A_{21} - КН^{(A)} = (1, 00, 001) - (1, 01, 001) = (0, 10, 000) \quad (B_{24} - КН^{(B)} = (0, 00, 100) - (0, 00, 000) = (0, 00, 100))$$

Значення $(0, 10, 100)$ і $(0, 00, 100)$ з виходів відповідних суматорів 7 і 8 надходить на перші входи відповідно суматорів першої 9 і другої 10 груп. На другі входи суматорів 9 і 10 груп по шинам 11 надходять сигнали, що відповідають значенню констант $0, m_1, 2 \cdot m_1, 3 \cdot m_1, \dots, 14 \cdot m_1$ (тобто $m_1 \cdot j$, для $j = \overline{0, N-1}; m_1 = 2$) (табл. 3). З виходів суматорів 9 сформований ОК $K_{15}^{(n_A)} = K_{15}^{(10)} = \{1111011111 11111\}$ (табл. 4) надходить на першу групу входів СПОК 12. З виходів суматорів 10 ОК виду $K_{15}^{(n_B)} = K_{15}^{(12)} = \{1101111111 11111\}$ (табл. 4) надходить на другу групу входів СПОК 12. Так як $n_A = 10 < n_B = 12$, тоді на третьому ($n_A < n_B$) виході СПОК 12 присутній вихідний сигнал, який через елемент АБО 18, ЕЗ 20 надходить до виходу 22 пристрою. Це свідчить про те що $A_{21} < B_{24}$.

Приклад 2. Нехай $A_{21} = (1, 00, 001)$ і $B_{20} = (0, 10, 100)$. За значенням $a_1 = 1 (b_1 = 0)$ у БКН 7 (8) вибирається КН (табл. 2) виду $КН^{(A)} = (1, 01, 001) (КН^{(B)} = (0, 00, 000))$. Суматор 5 (6) реалізує операцію (табл. 1, 2)

$$A_{21} - КН^{(A)} = (1, 00, 001) - (1, 01, 001) = (0, 10, 000) \quad (B_{20} - КН^{(B)} = (0, 10, 000) - (0, 00, 000) = (0, 10, 000))$$

Значення $(0, 10, 100)$ і $(0, 10, 000)$ з виходів відповідних суматорів 7 і 8 надходить на перші входи відповідно суматорів першої 9 і другої 10 груп. На другі входи суматорів 9 і 10 груп по шинам 11 надходять сигнали, що відповідають значенню констант $0, m_1, 2 \cdot m_1, 3 \cdot m_1, \dots, 13 \cdot m_1, 14 \cdot m_1$ (тобто $m_1 \cdot j$, для $j = \overline{0, N-1}; m_1 = 2$), (табл. 3). З виходів суматорів 9 сформований ОК $K_{15}^{(n_A)} = K_{15}^{(10)} = \{1111011111 11111\}$ (табл. 4) надходить на першу групу входів СПОК 12. З виходів суматорів 10 ОК виду $K_{15}^{(n_B)} = K_{15}^{(10)} = \{1111011111 11111\}$ (табл. 4) надходить на другу групу входів СПОК 12. Так як $n_A = n_B = 10$, тоді на першому ($n_A = n_B$) виході СПОК 12 присутній вихідний сигнал, який через відкритий ($a_1 = 1$) елемент I 13, елемент АБО 17, ЕЗ 19 надходить до другого 21 виходу ($A > B$) пристрою. Це свідчить про те що $A_{21} > B_{20}$.


Приклад 3. Для випадку коли $n_A = n_B$ і $a_1 = b_1 = 1$. Нехай $A_{21} = (1, 00, 001)$ і $B_{21} = (1, 00, 001)$. За значеннями $a_1 = 1$ і $b_1 = 1$ у БКН 7 (8) вибирається КН (табл. 2) виду $КН^{(A)} = (1, 01, 001) (КН^{(B)} = (1, 01, 001))$. Суматор 5 (6) реалізує операцію (табл... 1, 2) $A_{21} - КН^{(A)} = (1, 00, 001) - (1, 01, 001) = (0, 10, 000)$ ($B_{21} - КН^{(B)} = (1, 00, 000) - (1, 01, 001) = (0, 10, 000)$).
 5 Значення $(0, 10, 100)$ і $(0, 10, 000)$ з виходів відповідних суматорів 5 і 6 надходить на перші входи відповідно суматорів першої 9 і другої 10 груп. На другі входи суматорів 9 і 10 груп по шинам 11 надходять сигнали, що відповідають значенню констант $0, m_1, 2 \cdot m_1, 3 \cdot m_1, \dots, 13 \cdot m_1, 14 \cdot m_1$ (тобто $m_1 \cdot j$, для $j = 0, N-1; m_1 = 2$), таблиця 3. З виходів суматорів 9 сформований ОК $K_{15}^{(n_A)} = K_{15}^{(10)} = \{1111011111 11111\}$ (табл. 4) надходить на першу
 10 групу входів СПОК 12. З виходів суматорів 10 ОК виду $K_{15}^{(n_B)} = K_{15}^{(10)} = \{1111011111 11111\}$ (табл. 4) надходить на другу групу входів СПОК 12. Так як $n_A = n_B = 10$ (табл. 5), тоді на першому ($n_A = n_B$) виході СПОК 12 присутній вихідний сигнал, який через відкритий (табл. 6) ЕЗ 15 надходить до першого 16 виходу ($A = B$) пристрою. Це свідчить про те що $A_{21} = B_{21}$.

Таким чином, запропонована корисна модель для порівняння даних $A = (a_1, a_2, \dots, a_n)$ і
 15 $B = (b_1, b_2, \dots, b_n)$, що представлені у КЛ, дозволяє забезпечити достовірний результат порівняння. Даний ефект досягається за рахунок додаткового введення в пристрій-прототип третього елемента I, другого та третього елементів заборони, а також суматора за модулем два, шляхом використання модернізованого алгоритму порівняння двох чисел у непоозиційній системі числення класу лишків. Даний ефект досягається при збереженні всіх технічних
 20 характеристик пристрою-прототипу.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Пристрій для порівняння даних, що представлені у непоозиційній системі числення класу лишків (КЛ), що містить перший і другий вхідні регістри, перший і другий блоки констант нулевізації, перший і другий суматори, першу і другу групи суматорів, схему порівняння однорядкового коду, перший і другий елементи I, перший і другий елементи АБО, перший елемент заборони, при
 25 цьому перший і другий входи пристрою підключено до входів відповідно першого та другого вхідних регістрів, виходи яких підключено до перших входів відповідно першого та другого суматорів, до других входів яких підключено виходи відповідно першого та другого блоків констант нулевізації, виходи першого та другого суматорів підключено до перших входів відповідно суматорів першої та другої груп, до других входів суматорів першої та другої груп
 30 підключені відповідні шини подачі констант виду $0, m_1, 2 \cdot m_1, \dots, (N-1) \cdot m_1$ ($N = \prod_{i=2}^n m_i$, де m_i - модулі КЛ; n - кількість модулів КЛ; $m_i < m_{i+1}$), а виходи суматорів першої та другої груп підключено відповідно до перших і других груп входів схеми порівняння однорядкового коду, перший ($n_A = n_B$) вихід схеми порівняння однорядкового коду підключено до перших входів першого та другого елементів I та до першого (інформаційного) входу першого елемента заборони, вихід якого є першим ($A = B$) виходом пристрою, другий ($n_A > n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу першого елемента АБО, третій ($n_A < n_B$) вихід схеми порівняння однорядкового коду підключено до першого входу другого елемента АБО, вихід підрегістра лишку a_1 за найменшим модулем m_1 КЛ першого регістра одночасно підключено до входу першого блока констант нулевізації та до другого входу першого елемента I, а вихід підрегістра лишку b_1 за найменшим модулем m_1 КЛ другого регістра одночасно підключено до входу другого блока констант нулевізації та до другого входу
 45 другого елемента I, а виходи першого та другого елементів I підключено до других входів відповідно першого та другого елементів АБО, який **відрізняється** тим, що введено суматор за модулем два, другий та третій елементи заборони, третій елемент I, при цьому вихід підрегістра лишку a_1 за найменшим модулем m_1 КЛ першого регістра підключено до першого входу третього елемента I та до першого входу суматора за модулем два, вихід якого підключено до
 50 другого (забороненого) входу першого елемента заборони, а вихід підрегістра лишку b_1 за

найменшим модулем m_1 КЛ другого регістра підключено до другого входу третього елемента I та до другого входу суматора за модулем два, виходи першого та другого елементів АБО підключено до перших (інформаційних) входів відповідно другого та третього елементів заборони, вихід третього елемента I підключено до других (заборонених) входів відповідно другого та третього елементів заборони, виходи яких є відповідно другим ($A > B$) і третім ($A < B$) виходами пристрою.



Комп'ютерна верстка Л. Литвиненко

Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут промислової власності", вул. Глазунова, 1, м. Київ – 42, 01601