Вернигора Антон Олександровичкерівник Одарущенко О. М.2026-07-282026-07-282026Вернигора А.О. Вдосконалення процедури кодування та верифікації проєктів VHDL із використанням інструментів HDL Designer та Scientific Toolworks Understand : кваліфікаційна робота на здобуття ступеня вищої освіти Бакалавр за ОПП Інформаційні управляючі системи 126 Інформаційні системи та технології. Полтава: Полтавський державний аграрний університет. 2025. 60 с.https://dspace.pdau.edu.ua/handle/123456789/22119Вернигора А.О. Вдосконалення процедури кодування та верифікації проєктів VHDL із використанням інструментів HDL Designer та Scientific Toolworks Understand : кваліфікаційна робота на здобуття ступеня вищої освіти Бакалавр за ОПП Інформаційні управляючі системи 126 Інформаційні системи та технології. Полтава: Полтавський державний аграрний університет. 2025. 60 с.Робота присвячена вдосконаленню процедури кодування та верифікації VHDL-проєктів шляхом інтеграції інструментів HDL Designer та Scientific Toolworks Understand. Розглянуто теоретичні основи мови VHDL, особливості опису цифрових автоматів та сфери застосування HDL-проєктів у критичних системах, зокрема в системах безпеки атомних електростанцій. Виконано аналіз недоліків традиційного підходу до розробки та тестування VHDL-описів, серед яких складність аналізу структури, обмеженість симуляції, пізнє виявлення помилок та неоднорідність стилю кодування. Запропоновано удосконалену процедуру статичного аналізу та огляду VHDL-коду, яка включає чотири ключові контрольні пункти: перевірку досяжності станів цифрового автомата, наявності початкового стану та reset-сигналу, коректності операторів case та цикломатичної складності файлів. Практичне застосування процедури виконано на реальних VHDL-файлах відкритої бібліотеки VHDL_Lib з демонстрацією виявлення порушень та формування рекомендацій щодо покращення коду.ukVHDLFPGAцифровий автоматстатичний аналізcode reviewHDL DesignerScientific Toolworks Understandверифікаціяцикломатична складністьOther